#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Kenji ABE et al.

Application No.: Unassigned

Group Art Unit: Unassigned

Filed: July 31, 2003

Examiner: Unassigned

For: APPARATUS AND METHOD FOR CALCULATING SIMULATION COVERAGE

# SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicants submit herewith a certified copy of the following foreign application:

Patent Application No. JP 2002-225523

Filed: August 2, 2002

It is respectfully requested that the applicants be given the benefit of the foreign filing date as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: 7/3

BY:

William F. Herbert Registration No. 31,024

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501

## 日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月 2日

出願番号

Application Number:

特願2002-225523

[ ST.10/C ]:

[JP2002-225523]

出 願 人
Applicant(s):

富士通株式会社

2003年 1月21日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

0240287

【提出日】

平成14年 8月 2日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 17/50

【発明の名称】

シミュレーション用カバレッジ算出装置及びシミュレー

ション用カバレッジ算出方法

【請求項の数】

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

安倍 健志

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

磯部 秀樹

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100092152

【弁理士】

【氏名又は名称】

服部 毅巖

【電話番号】

0426-45-6644

【手数料の表示】

【予納台帳番号】

009874

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1 【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9705176

【プルーフの要否】

要



#### 【書類名】 明細書

【発明の名称】 シミュレーション用カバレッジ算出装置及びシミュレーション 用カバレッジ算出方法

#### 【特許請求の範囲】

【請求項1】 論理回路シミュレーションのカバレッジを算出するシミュレーション用カバレッジ算出装置において、

検証する前記論理回路の有効なテストパターンを表現したプロパティを取り込む第1の入力部と、

前記プロパティをもとに、前記有効なテストパターンを算出する有効テストパターン算出部と、

検証者から入力され実行されたテストパターンを取り込む第2の入力部と、

前記有効なテストパターンと一致する前記テストパターンの割合からカバレッジ率を算出するカバレッジ率算出部と、

算出された前記カバレッジ率を出力する出力部と、

を有することを特徴とするシミュレーション用カバレッジ算出装置。

【請求項2】 前記プロパティは、信号の組み合わせまたは時刻情報を用いて前記有効なテストパターンを表現することを特徴とする請求項1記載のシミュレーション用カバレッジ算出装置。

【請求項3】 コンピュータで論理回路シミュレーションのカバレッジを算出するシミュレーション用カバレッジ算出方法において、

検証する前記論理回路の有効なテストパターンを表現したプロパティを取り込 み、

前記プロパティをもとに、前記有効なテストパターンを算出し、

検証者より入力され実行されたテストパターンを取り込み、

前記有効なテストパターンと一致する前記テストパターンの割合からカバレッジ率を算出することを特徴とするシミュレーション用カバレッジ算出方法。

【請求項4】 前記プロパティは、信号の組み合わせまたは時刻情報を用いて前記有効なテストパターンを表現することを特徴とする請求項3記載のシミュレーション用カバレッジ算出方法。



#### 【発明の詳細な説明】

#### [0001]

#### 【発明の属する技術分野】

本発明は、シミュレーション用のカバレッジを算出するシミュレーション用カバレッジ算出装置及びシミュレーション用カバレッジ算出方法に関し、特に、コンピュータで論理回路シミュレーション用のカバレッジを算出するシミュレーション用カバレッジ算出表置及び、シミュレーション用カバレッジ算出方法に関する。

#### [0002]

#### 【従来の技術】

近年のシステムLSI(Large Scale Integrated circuit)は、高機能かつ論 理規模も大きく、その設計検証もますます長大化している。設計検証において、 どこまで検証すれば十分かと言う指標として、カバレッジが用いられている。

#### [0003]

基本的なカバレッジ算出方法は、ハードウェア記述言語(Hardware Description Language:以下HDLと呼ぶ)の全記述行のうち、シミュレーションで何行実行されたかで決まる。このカバレッジをラインカバレッジと呼ぶ。

#### [0004]

#### 【発明が解決しようとする課題】

しかし、従来の検証方法であるラインカバレッジでは、いつの時点でその行が 実行されたかという時間的な概念がないために、たとえラインカバレッジ率が1 00%であったとしても有効な検証をしたとは限らないという問題があった。

#### [0005]

以下、この問題について具体的に説明する。

図7は、HDL記述の例である。

また、図8は、図7で示したHDL記述による回路図である。

#### [0006]

ここで、HDL記述のブロックAが図8の回路50、ブロックBが回路51、 ブロックCが回路52に対応し、それぞれ例えば、フリップフロップから構成さ



れる。

#### [0007]

以下、図8の回路を検証する場合を例にして説明する。

ここで、P、Q、EN、OUT、a、bはいずれも信号名である。

ブロックA、B、Cはいずれも、「always @(posedge CLK) begin」の記述があり、図示しないクロック信号の立ち上がりで動作する。ブロックAで記載された回路 5 0 は、P=1 であればa=a 1 を出力し、そうでなければa=a 2 を出力する。ブロックBで記載された回路 5 1 は、Q=1 であればb=b 1 を出力し、そうでなければb=b 1 を出力し、そうでなければb=b 1 を出力し、そうでなければ10 11 12 とは、13 13 14 といった回路 15 15 16 といった回路 17 18 といった回路 18 といった回路 18 といった回路 19 といったのでなければ19 といった回路 19 といったのでなければ19 といったのでなければ19 といったのでなければ19 といったのでなければ19 といったのでなければ19 といったのでなければ19 といったのでなければ19 といったのでなければ19 といったのでなければ19 といったのであれば19 といったのでなければ19 といったのであれば19 といったのでなければ19 といったのであれば19 といったのでなければ19 といったのであれば19 といったのでは、19 というでは、19 といったのでは、19 というでは、19 とい

#### [0008]

図9は、図8で示した論理回路の動作を検証する上での有効なテストパターンである。

図8で示した論理回路の場合、有効なテストパターンは4つある。パターン① 、パターン②、パターン③、パターン④である。ここで、「-」は0でも1でも よいごとを示す。

#### [0009]

ここで、ユーザにより、以下のようなテストパターンが入力された場合につい て説明する。

図10は、ユーザにより入力されたテストパターンの例を示す。

#### [0010]

ユーザにより、テストパターンであるパターン $\alpha$ 、 $\beta$  が入力されて実行された場合、パターン $\alpha$ は、図 7における行、(1)、(2)、(3)、(4)、(6) をカバーし、パターン $\beta$  は、(1)、(2)、(3)、(4)、(5)、(6) をカバーし、全てのラインがカバーされることとなる。その結果、図 9 における有効なテストパターンに相当するものが、パターン $\beta$  のみにも関わらず、ラインカバレッジ率は 1 0 0 %となってしまい、十分な検証を行ったとはいえない。

#### [0011]



本発明はこのような点に鑑みてなされたものであり、十分に検証を行うことが可能なカバレッジを算出するシミュレーション用カバレッジ算出装置を提供することを目的とする。

#### [0012]

また、本発明の他の目的は、十分に検証を行うことが可能なカバレッジを算出 するシミュレーション用カバレッジ算出方法を提供することである。

#### [0013]

#### 【課題を解決するための手段】

本発明では上記課題を解決するために、図1で示すようなシミュレーション用カバレッジ算出装置10において、検証する論理回路の有効なテストパターンを表現したプロパティを取り込む入力部11と、プロパティをもとに、有効なテストパターンを算出する有効テストパターン算出部12と、検証者から入力され実行されたテストパターンを取り込む入力部13と、有効なテストパターンと一致するテストパターンの割合からカバレッジ率を算出するカバレッジ率算出部14と、算出されたカバレッジ率を出力する出力部15と、を有することを特徴とするシミュレーション用カバレッジ算出装置が提供される。

#### [0014]

上記構成によれば、カバレッジ率は、検証する論理回路の有効なテストパターンを表現したプロパティをもとに有効テストパターン算出部12で算出された有効なテストパターンと一致する、検証者により入力されたテストパターンの割合から、カバレッジ率算出部14で算出され、出力部15で出力される。

#### [0015]


#### 【発明の実施の形態】

以下本発明の実施の形態を図面を参照して説明する。

図1は、本発明の実施の形態のシミュレーション用カバレッジ算出装置の機能 ブロック図である。

#### [0016]

シミュレーション用カバレッジ算出装置10は、検証する論理回路の有効なテストパターンを表現したプロパティを取り込む入力部11と、プロパティをもと



#### [0017]

入力部11は、例えば、検証する論理回路の設計者から提供される、その論理 回路の有効なテストパターンを表現したプロパティを取り込む。

有効なテストパターンとは、論理回路の全動作パターンのうち、これだけ行えば検証は十分である、というテストパターンである。詳細は後述するが、通常、この有効なテストパターンは、論理回路を設計した人間である設計者などは知ることができるが、第3者である論理回路を検証するユーザなどが知ることは困難である。そこで、例えば設計者は、有効なテストパターンを表現したものをプロパティとして提供する。

## [0018]

このようなプロパティ提供者は、例えば、図8で示したような回路の場合、有効なテストパターンは前述した図9のようになり、これを式で表現する。式は以下のように表現される。

#### [0019]

#### 【数1】

[(P, Q)] [EN = = 1]  $\cdots$  (1)

上式において、(P, Q)は、P、Qの組み合わせを意味する。EN==1は、ENが1であることを意味する。 [] は、1 サイクルごとに区切っていることを意味する。すなわち、前半の [(P, Q)] は時刻 t、後半の [EN==1] は時刻 t+1 を示す。また、 [] 内に表記されない信号は、信号値が何でもよいことを意味する。

#### [0020]

有効テストパターン算出部12は、論理シミュレーションを行う論理回路に対応したプロパティをもとに論理回路の有効なテストパターンを算出する。



入力部 1 3 は、論理回路をシミュレーションするユーザにより入力され実行されたテストパターンを取り込む。

#### [0021]

カバレッジ率算出部14は、有効テストパターン算出部12で算出された有効なテストパターンに、ユーザにより入力され実行されたテストパターンがどれだけ一致するかを検出して、有効なテストパターンにおけるテストパターンの割合からカバレッジ率を算出する。

#### [0022]

出力部15は、カバレッジ率算出部14で算出されたカバレッジ率を表示装置20などに出力する機能を持つ。

以下、シミュレーション用カバレッジ算出装置10の動作を説明する。

#### [0023]

なお、以下、図8で示した回路について、カバレッジを算出する場合を例にして説明する。


例えば、設計者などのプロパティ提供者より、入力部11に図8で示した論理 回路についての有効なテストパターンを表現した前述の(1)式で表されるプロ パティが取り込まれると、有効テストパターン算出部12は、プロパティをもと に、図9で示したような、有効なテストパターンを算出する。

#### [0024]

一方、図8の論理回路をシミュレーションするユーザにより入力され実行されたテストパターンが、入力部13に取り込まれると、カバレッジ率算出部14に入力されて、カバレッジ率が算出される。カバレッジの算出は、図9で示した、有効なテストパターンに、テストパターンがどれだけ一致するかを検出して、有効なテストパターンにおけるテストパターンの割合からカバレッジ率を算出する

#### [0025]

例えば、図10で示した、テストパターンが入力された場合、従来のラインカバレッジでは、カバレッジ率100%を示したが、本発明の実施の形態のシミュレーション用カバレッジ算出装置10により算出されるカバレッジは、パターン



#### [0026]

この算出結果を出力部15では、表示装置20に出力する。

ここで、表示される結果を見て、ユーザは有効なテストパターンが足りないことを認識し、テストパターンの追加を行う。

#### [0027]

図2は、ユーザにより入力されるテストパターンの例である。

これは図10で示したパターン $\alpha$ 、 $\beta$ に、パターン $\gamma$ 、 $\delta$ 、 $\epsilon$ 、を追加したものである。この場合、パターン $\beta$ は図9の有効なテストパターンであるパターン ④に対応し、パターン $\gamma$ はパターン①に対応し、パターン $\delta$ はパターン②に対応し、テストパターン $\epsilon$ はパターン③に対応する。よって、カバレッジ率算出部 14でカバレッジ率100%と算出され出力部 15により表示装置 20に、カバレッジ率が 100%となり検証が十分に行われたことを表示する。

#### [0028]

このように、入力部11で入力された論理回路の有効なテストパターンを信号の組み合わせと時刻情報とを用いて表現したプロパティをもとに、有効テストパターン算出部12により検証する論理回路の有効なテストパターンを算出し、カバレッジ率算出部14により有効なテストパターンと一致するユーザにより入力され実行されたテストパターンの割合からカバレッジ率を算出するようにしたので、十分な検証を行うことができる。

#### [0029]

以下、シミュレーション用カバレッジ算出装置10によるシミュレーション用カバレッジ算出方法をフローチャートで説明する。

図3は、シミュレーション用カバレッジ算出方法を示すフローチャートである

#### [0030]

S1:プロパティの取り込み

検証する論理回路の有効なテストパターンを表現したプロパティを入力部11



#### [0031]

S2:有効なテストパターンの算出

取り込んだプロパティをもとに、有効なテストパターンを有効テストパターン 算出部12で算出する。

#### [0032]

S3:テストパターンの取り込み

ユーザにより入力され実行されたテストパターンを入力部13で取り込む。

S4:カバレッジ率の算出

有効なテストパターンと一致するテストパターンの割合からカバレッジ率算出 部14でカバレッジ率を算出する

このように、論理回路の有効なテストパターンを信号の組み合わせと時刻情報とを用いて、例えば、(1)式のように表現したプロパティを入力し、このプロパティをもとに検証する論理回路の有効なテストパターンを算出し、有効なテストパターンと一致するユーザにより入力され実行されたテストパターンの割合からカバレッジ率を算出するようにしたので、十分な検証を行うことができる。

#### [0033]

以下、本発明の実施の形態の詳細を説明する。

図4はシミュレーション用カバレッジ算出装置のハードウェア構成図である。

シミュレーション用カバレッジ算出装置30は、例えばPCであり、装置全体を制御するCPU (Central Processing Unit) 31と、ROM (Read Only Memory) 32、RAM (Random Access Memory) 33、などのメモリ類と、HDD (Hard Disk Drive) 34と、入力インターフェース35と、グラフィックインターフェース36がバス37に接続されている構成となる。

#### [0034]

CPU31は、装置全体を制御する。また、HDD34やROM32に格納されているプログラムを実行する機能を持ち、図1の有効テストパターン算出部12及びカバレッジ率算出部14に対応する処理を行う。

[0.035]



ROM32は、HDD34の起動に必要なファームウェアなどを格納する。

RAM33は、CPU31に実行させるOS (Operation System) のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。

#### [0036]

HDD34は、OSや論理回路のシミュレーション用のプログラムや、本発明のシミュレーション用カバレッジ算出方法を行うためのプログラム及び、例えば、設計者などから提供される、論理回路の有効なテストパターンを表現したプロパティなどが格納される。

#### [0037]

入力インターフェース35には、マウス35aとキーボード35bとが接続されている。入力インターフェース35は、マウス35aやキーボード35bから送られてくる信号を、バス37を介してCPU31に送信する。これは、図1のシミュレーション用力バレッジ算出装置10の入力部11、13に対応する。

#### [0038]

グラフィックインターフェース36には、モニタ36aが接続されている。グラフィックインターフェース36は、CPU31からの命令に従って、画像をモニタ36aの画面に表示させる。これは、図1の出力部15に対応している。

#### [0039]

以下、シミュレーション用カバレッジ算出装置30の動作を説明する。

図5は、検証する論理回路の例である。


図8で示した論理回路が2つあり、それぞれの出力である〇UT1、〇UT2 が回路46に入力される構成である。

#### [0040]

これらの回路は、例えば、フリップフロップなどから構成される。

#### [0041]

HDL記述については省略するが、回路40はP=1の場合にa=a1を出力し、P=0の場合にa=a2を出力する。回路41はQ=1の場合にb=b1を



#### [0042]

図 6 は、図 5 で示した論理回路の有効なテストパターンであり、( a )が P 、 Q 、 R 、 S のパターンであり、( b )が E N 1 、 E N 2 、( c )が O U T 1 、 O U T 2 のパターンである。

#### [0043]

ここで、「一」は0でも1でもよいことを示す。


図6で示すような有効なテストパターンは、通常、論理回路を設計した設計者によって整理される。その論理回路の設計者以外の第3者では、検証の際、入力以外の中間信号は、どのようなものがあるかなどを知ることは困難だからである。例えば、図5の論理回路において、入力をP、Q、R、S、EN1、EN2としたとき、中間信号のOUT1、OUT2の存在は分からないことが多く、中間信号を含めた有効なテストパターンの作成は困難だからである。一方で論理回路の設計者は、どのような信号があるか熟知していることから、有効なテストパターンを作成する役目を担うことが望ましい。そこで、以下有効なテストパターンを論理回路の設計者が作成するとして説明する。

#### [0044]

設計者は、整理した有効なテストパターンをもとに、プロパティを作成する。 図6で示した有効なテストパターンの場合、プロパティは、以下の式のように なる。

#### [0045]

#### 【数2】



#### [0046]


なお、プロパティは、CD-ROM (Compact Disc Read Only Memory) や、DVD-ROM (DVD Read Only Memory) などの記録媒体、または、インターネットなどのネットワークを介して、シミュレーション用カバレッジ算出装置30に入力するようにしても良い。

### [0047]

論理回路シミュレーションの際、ユーザは、マウス35aまたはキーボード35bで、シミュレーションを開始したい旨の命令を入力する。入力インターフェース35は命令を受信し、CPU31の制御のもと、例えば、HDD34に格納されている論理回路シミュレータを起動させる。起動された論理回路シミュレータは、CPU31の制御のもとグラフィックインターフェース36で処理され、モニタ36aに出力され、さらに、例えば、図5で示したようなシミュレーション用の論理回路が表示される。ユーザは、この論理回路に、いくつかのテストパターンをマウス35aやキーボード35bなどで入力し、CPU31の制御のもと動作をシミュレートする。ユーザはシミュレーション結果をモニタ36a上で確認し、バグがないかなどを検証する。

#### [0048]

さらに、以下のような方法でシミュレーションのカバレッジ率を算出する。



#### [0049]

より詳細に説明すると、ユーザが論理回路にテスト用のある信号を入力すると、例えばCPU31は、ユーザが知ることが困難な中間信号の値を含めた各部の信号の状態を監視し、その中間信号の値を含めたテストパターンと、有効なテストパターンとを比較してカバレッジ率を算出する。

#### [0050]

算出されたカバレッジ率は、グラフィックインターフェース36で処理され、 モニタ36aに出力される。ユーザは、モニタ36aに表示されたカバレッジ率 を参照して、カバレッジ率が低い場合は、さらにテストパターンを追加する。ユ ーザにより入力されたテストパターンが、有効なテストパターンと一致した場合 に、カバレッジ率は100%となり、検証を終了する。


#### [0051]

このように、論理回路シミュレーションの前に、前もって検証する論理回路の有効なテストパターンを、(2)式のように信号の組み合わせ及び時刻情報を用いて表現したプロパティを入力し、ユーザから入力されたテストパターンがそのプロパティをもとに算出された有効なテストパターンと一致する割合からカバレッジ率を算出するようにしたので、十分な検証を行うことができる。

## [0052]

#### 【発明の効果】

以上説明したように本発明では、カバレッジ率を、検証する論理回路の有効な テストパターンを信号の組み合わせと時刻情報を用いて表現したプロパティをも



#### 【図面の簡単な説明】

#### 【図1】

本発明の実施の形態のシミュレーション用カバレッジ算出装置の機能ブロック 図である。

#### 【図2】

ユーザにより入力されたテストパターンの例を示す。

#### 【図3】

シミュレーション用カバレッジ算出方法を示すフローチャートである。

#### 【図4】

シミュレーション用カバレッジ算出装置30のハードウェア構成図である。

#### 【図5】

検証する論理回路の例である。

#### 【図6】

図5で示した論理回路の有効なテストパターンであり、(a)がP、Q、R、Sのパターンであり、(b)がEN1、EN2、(c)がOUT1、OUT2のパターンである。

#### 【図7】

HDL記述の例である。

#### 【図8】

図7で示したHDL記述による回路図である。

#### 【図9】

図8で示した論理回路の動作を検証する上での有効なテストパターンである。

#### 【図10】

ユーザにより入力されたテストパターンの例を示す。

#### 【符号の説明】

- 10 シミュレーション用カバレッジ算出装置
- 11 入力部


## 特2002-225523

- 12 有効テストパターン算出部
- 13 入力部
- 14 カバレッジ率算出部
- 15 出力部
- 20 表示装置

【書類名】

図面


【図1】




【図2】

	t			t+1			
<u>-</u>	. P	Q	EN	Р	Q	EN	
パターンα	1	1	0	0	0	0	
パターンβ	1	1	0	0	0	1	
パターンァ	0	0	0	0	0	1	
バターンδ	0	1	0	0	1	1	
パターン ε.	1	0	0	1	0	1	


# 【図3】



【図4】



【図5】



【図6】

(a)

*.	t				t-	<del>-</del> 1			t-	-2		
	Р	Q	R	S	Р	Q	R	S	Р	Q	R	S
パターン(1)	0	0	0	0	Ī		_	_	-	_	_	
パターン(2)	0	0	0	1	Ī		_	-	1		_	
パターン(3)	Ò	0	1	0	1	1	-	ı	I	ı	1	
パターン(4)	0	0	1	1	1	-	_	1	1	1		
パターン(5)	0	1	0	0	1	_	_	1	1	1		
パターン(6)	0	1	0	1	1	1	_		1			
パターン(7)	0	1	1	0	Ī	_	_	1	ı		ı	
パターン(8)	0	1	1	1	1	-	_	1	1	-	-	
パターン(9)	1	0	0	0	1	_	_		1	_		
パターン(10)	1	0	0	1	1		_	1	1	-		_
パターン(11)	1	0	1	0			-	-	l			
パターン(12)	1	0	1	1		-	-		1	_	_	_
パターン(13)	1	1	0	0			<u> </u>	_		_	_	
パターン(14)	1	1	0	1				_				_
パターン(15)	1	1	1	0	_	<u> </u>	_	_	1	<u> </u>	_	
パターン(16)	1	1	1	1						_		


(b)

		t		+1	t+2		
<u> </u>	EN1	EN2	EN1	EN2	EN1	EN2	
パターン1	_	_	1	1	_	_	


(c)

	t		t-	+1	t+2	
	OUT1	OUT2	OUT1	OUT2	OUT1	OUT2
パターン①	_		1	1	0	1
パターン②	_	_	_	-	1	0
パターン③	_	_	_	_	1	1

## 【図7】



【図8】



【図9】

	t			t+1			
	Р	Q	EN	Р	Q	EN	
パターン①	0	0		1	_	1	
パターン②	0	1	1	1	-	1	
パターン③	1	0	1	-	1	1	
パターン④	1	1	_	_	_	. 1	

[図10]

		t		t+1			
	Р	Q	EN	Р	Q	EN	
パターンα	1	1	0	0	0	0	
パターンβ	1	1	0	0	0	1	

【書類名】

要約書

【要約】

【課題】 十分な検証を行うためのカバレッジを算出する。

【解決手段】 入力部11により、検証する論理回路の有効なテストパターンを表現したプロパティを取り込み、有効テストパターン算出部12でプロパティをもとに有効なテストパターンを算出し、入力部13で検証者から入力され実行されたテストパターンを取り込み、カバレッジ率算出部14で有効なテストパターンと一致するテストパターンの割合からカバレッジ率を算出し、出力部15で算出されたカバレッジ率を出力する。

【選択図】

図 1

#### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏名

富士通株式会社